PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-321574

(43)Date of publication of application: 27.12.1989

(51)Int.Cl.

GO6F 15/66

G06F 12/00

GO6F 12/04

(21)Application number : 63-156210

(71)Applicant : SONY CORP

(22)Date of filing:

24.06.1988

(72)Inventor: ITO TOKUICHI


KATO RYOHEI

(54) MEMORY DEVICE

(57)Abstract:

PURPOSE: To realize the virtual output of the continuous data to the outside by using the small number parts of an input address to generate an interpolation coefficient.

CONSTITUTION: The input data are successively written into the addresses of the memories 4a-4d so that the adjacent addresses are different from each other. At the time of reading the integer parts X and Y on an input address including a small number are used to take the discrete data around the input address out of the memories 4a-4d against said input address. At the same time, the small number parts (x) and (y) of the input address are used to produce an interpolation coefficient from a ROM 9. Then the continuous data are produced by means of said interpolation coefficient and discrete data and outputted via a register 14. Thus the virtual output of the continuous data is attained to the outside.



⑩ 日本国特許庁(JP)

① 特許出願公開

²² 公 開 特 許 公 報 (A) 平1-321574

⑤Int. Cl. 4

識別記号

庁内整理番号

❸公開 平成1年(1989)12月27日

G 06 F

15/66 12/00 12/04 3 5 5 C-8419-5B 3 0 4

K-8841-5B C-8841-5B審査請求 未請求 請求項の数 1 (全5頁)

図発明の名称

メモリ装置

②特 願 昭63-156210

22出 願 昭63(1988) 6月24日

⑫発 明 者 @発 明 者 伊 藤 加 藤 徳 良 亚 東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号

ソニー株式会社内

の出 . 顛 ソニー株式会社 人

東京都品川区北品川6丁目7番35号

個代 理 人 弁理士 松隈 秀盛

発明の名称

メモリ装置

特許請求の範囲

巻数アドレスごとの離散的データが隣接するも の同士異なるメモリになるように複数のメモリに 分割して記憶され、

小数を含む入力アドレスに対してこの入力アド レスの整数部を用いて上記複数のメモリから上記 人力アドレスの周囲の雕散的データを取出すと共

上記入力アドレスの小数部を用いて補間係数を 発生させ、

この補間係数と上記取出された離散的データを 用いて連続的データを形成して出力するようにし たメモリ装置。

発明の詳細な説明

〔産業上の利用分野〕

本発明は、例えばビデオ画像処理装置に使用し て好適なメモリ装置に関する。

(発明の概要)

本発明はメモリ装置に関し、離散的に記憶され たデータの間を補間する機能を持たせることによ り、外部に対して仮想的に連続的なデータを出力 することができるようにしたものである。

〔従来の技術〕

本願出願人は先に、ビデオ画像処理に適用でき るディジタル信号処理装置を提案(特別昭62-118455号公報等参照) した。

(発明が解決しようとする課題)

このような信号処理装置において、入出力の画 像メモリ (VIM) は通常のディジタルメモリで あって、画像情報は所定の間隔でサンプリングさ れて離散的なデータが各アドレスに記憶されてい

ところが画像処理を行う場合に、必要とされる データは必しもサンプリング点に一致しているも のではなく、その中間のデータを要求される場合

がある。その場合に従来は所望の点に隣接するア ドレスのデータを読出し、それらに加重平均等の 演算をして所望のデータを得るようにしている。

しかしなからこのような方法では、メモリに複数のアドレスを供給しなければならず、また抗出されたデータに演算処理を行う必要があり、本来の画像処理とは異なる処理を行わなければならない等の問題があった。

この出願はこのような点に鑑みてなされたものである。

(課題を解決するための手段)

本発明は、整数アドレスごとの離散的データが 隣接するもの間士異なるメモリになるように複数 のメモリ (4a) ~ (4d) に分割して記憶され、小 数を含む人力アドレス (レジスタ (2X) (2Y)) に対してこの人力アドレスの整数部 (X, Y)を 用いて上記複数のメモリから上記入力アドレスの 周囲の離散的データを取出すと共に、上記入力ア ドレスの小数部 (x, y) を用いて補間係数を発 生(ROM(9)) させ、この補間係数と上記収出された離散的データを用いて連続的データを形成 (乗算器 (8a) ~ (8d) 加算器 (12a) (12b) (13)) して出力 (レジスタ (14)) するように したメモリ装置である。

(作用)

これによれば、任意の小数を含む入力アドレス に対しても所望のデータが取出されるので、外部 に対して仮想的に連続的なデータの出力を行うこ とができる。

(実施例)

第1図は画像メモリに適用した場合で、この例では画素位置に対応する2次元のアドレスが用いられる。ここでXアドレスは整数部Xと小数部×、Yアドレスは整数部Yと小数部Yと小数部yとから成っている。これらのXアドレス及びYアドレスが端子(1X)(1Y)を通じてレジスタ(2X)(2Y)に供給される。

これらのレジスタ (2X) (2Y) からのアドレスの整数 RX、Yがそれぞれ 偶数 (E) 生成 回路 (3aX) (3aY) を選じた 後し S B が排除されてメモリ (4a) に供給される。また整数 RX が 偶数 (E) 生成 回路 (3bY) を選じた 後し S B が排除されてメモリ 回路 (4b) に供給され、整数 RX が 奇数 (O) 生成 回路 (3cX), 整数 RY が G数 (E) 生成 回路 (3cY) を 通じた 後し S B を 排除されてメモリ (4c) に供給され、整数 RX、Yがそれぞれ S 数 (O) 生成 回路 (3dX) (3dY) を 通じた 後し S B が 排除されてメモリ (4d) に 供給される。

ここで偶数 (E) 生成回路は、入力が偶数ならそのまま奇数のとき。1 *を加えて出力するもので、例えば第2図Aに示すように端子 (31) に供給される入力のしSBに端子 (32) からのそれより上のピットが全て。0 *の信号を付加して元の人力と加算器 (33) で加算し、レジスタ (34) を介して端子 (35) に取出すことで実現できる。また奇数 (O) 生成回路は、入力が奇数ならそのま

ま偶数のとき・1 *を加えて出力するもので、例えば同図Bに示すよう端子(41)に供給される入力のLSBをインバータ(42)で反転し、この反転信号に端子(43)からのそれより上のピットが全て・0 *の信号を付加して元の入力と加算器(44)で加算し、レジスタ(45)を介して端子(46)に取出すことで実現できる。

これらの過子 (35) (46) に取出される信号の LSBが排除されて、それぞれメモリ (4a) ~ (4d) に供給される。

これによってメモリ (4a) ~ (4d) のアドレス が送択される。

さらに上述の図において、(5)はデータの入力端子であって、この端子(5)からの各整数アドレス毎に対応してサンブリングされた入力データがレジスタ(6)を通じて各メモリ(4a)~(4d)に供給される。

またレジスタ (2x) (2y) からの各アドレスの 整数部 X , YのLSB (X , Y ,) がデコーダ (7)に供給され、 (X , Y ,) - (0 , 0) のと きに * A * 、 (0,1) のときに * B * 、 (1,0) のときに * C * 、 (1,1) のときに * D * の出力が形成される。これらの出力 * A * ~ * D * がそれぞれメモリ (4a) ~ (4d) の書込制御嫡子 WEに供給される。

これによってメモリ (4a) ~ (4d) には、入力 データがそれぞれ隣接するもの同士が異なるメモ リとなるように順次谷アドレスに書込まれる。

これに対して統出時には、所望のアドレスが供給されると各アドレスの整数部 X , Yが上述と同様に偶数・奇数生成回路を通じてメモリ (4a) ~ (4d) に供給され、それぞれ統出されたデータが乗算器 (8a) (8b) (8c) (8d) に供給される。なお説出時にはデコーダのからの啓込制御信号は透断されている。

一方レジスタ (2X) (2Y) からの供給されたアドレスの小数部×・yと整数部のLSB (X L , Y L) がROM(9)に供給される。ここでROM(9)からは (X L , Y L) の値に応じて第3図に示すように小数部×・yを変換した出力日。F、G、

+ S b (1 - x) y + S c x (1 - y) + S d x y

のデータSが取出される。

また $0 \le X + x < 1$, $1 \le Y + y < 2$ のときは a (0, 1) b (0, 0) c (0, 1) d (0, 0) のデータ Sa, Sb, Sc, Sd が統出されて、

+ S d x (1 - y)

のデータ S が取出され、 $1 \le X + x < 2$ 、 $0 \le Y$ + y < 1 のときは a (1 、0) b (1 、0) c (0 、0) d (0 、0) のデータ S a 、S b 、S c 、

(0,0) d (0,0) のデーク Sa, Sb, Sc Sd が統出されて、

H が出力される。これらの出力ビ〜H がレジスタ (10) を介してそれぞれ聚算器 (8a) 〜 (8d) に 供給される。

従ってこの装置において、例えば第4図に示すように元のアドレスが(0,0)(0,1)(1,0)……のときにそれぞれメモリ(4a)~(4d)のアドレスa(0,0)b(0,0)c(0,0)……にデータの普込が行われる。

そして説出時には、例えばアドレスが $0 \le X + x < 1$, $0 \le Y + y < 1$ のときに各メモリ (4a) \sim (4d) の a (0, 0) b (0, 0) c (0, 0) d (0, 0) のデータ Sa, Sb, Sc, Sd が 統出され、ROM(9) からの値と乗算された後加算されて、

S = S a (1 - x) (1 - y)

のデータSが取出され、1 ≤ X + x < 2 , 1 ≤ Y + y < 2 のときは a (1 , 1) b (1 , 0) c (0 , 1) d (0 , 0) のデータSa , Sb , Sc , Sd が読出されて、

> S = S a x y + S b x (1 - y) + S c (1 - x) y + S d (1 - x) (1 - y)

のデータSが取出される。

以下同様に各アドレスのデータが取出される。 こうしてデータの説出しが行われるわけである が、上述の装置によれば任意の小数を含む入力ア ドレスに対しても所望のデータが取出されるので、 外部に対して仮想的に連続的なデータの出力を行 うことができる。

なお具体的な普込・統出しの手順は、書込時にはXアドレス、Yアドレスを順次供給すると共に対応するデータを1クロック遅らせて供給することによって順次書込みが行われる。

また説出時にはXアドレス、Yアドレスを順次

供給することにより、5クロック後に補間された データが順次説出される。

さらに上述の装置はアドレスが1次元のメモリにも適用でき、また3次元以上の多次元にも応用できる。

(発明の効果)

この発明によれば、任意の小数を含む入力アドレスに対しても所望のデータが取出されるので、 外部に対して仮想的に連続的なデータの出力を行 うことができるようになった。

図面の簡単な説明


第1図は本発明の一例の構成図、第2図~第4 図はその説明のための図である。

(1X) (1Y) はアドレス入力嫡子、(2X) (2Y)
(6) (10) (11a) ~ (11d) (14) はレジスタ、(3aX) (3aY) (3bX) (3cY) は偶数生成回路、(3bY) (3cX) (3dX) (3dY) は奇数生成回路、(4a) ~ (4d) はメモリ、(5)はデータ人力嫡子、(7)はデコーダ、(8a) ~ (8d) は乗算器、

(9)はROM、(12a) (12b) (13) は加算器、 (15) はデータ出力嫡子である。

代理人 伊麻 貞

问 松 隈 筹 盛



± n	0 0	0 1	1 0	1 1
E	(1-エ)(1-よ)	(1-1) }	ス (1-3-)	* *
F	(1-x)3	(1-*)(1-2)	* 7	エ (1ーナ)
G	x(1-3)	x y	(1-火)(1-よ)	(1-エ)ま
н	x y	X(1-3)	(1-2)オ	(1-エ)(1-よ)

ROM * tx 明 四 第 3 図

